描述

ADS4125是 ADS41xx 系列模數(shù)轉(zhuǎn)換器 (ADC) 的較低采樣速度變型產(chǎn)品。 這些器件運用創(chuàng)新的設(shè)計方法以實現(xiàn)高動態(tài)性能，且功耗極低 （采用 1.8V 電源）。 它們非常適合于多載波、大帶寬通信應(yīng)用。

 ADS4125具有精細(xì)增益選項，可用于在較低的全標(biāo)度輸入范圍 （特別是高輸入頻率條件下） 改善 SFDR 性能。 這些器件包括一個 DC 偏移校正環(huán)路，可以用來消除 ADC 偏移。 在較低的采樣速率條件下， ADC 的操作功耗將自動減低，而沒有性能損失。

 ADS4125采用緊湊型 QFN-48 封裝，而且其技術(shù)規(guī)格是針對工業(yè)溫度范圍（－40°C 至 +85°C） 擬訂的。

特性

● 低功耗 （采用 1.8V 單電源）：

  ○ 103mW 總功耗 （在 65MSPS 采樣速率條件下）

  ○ 153mW 總功耗 （在 125MSPS 采樣速率條件下）

● 高動態(tài)性能：

  ○ SNR：72.2dBFS （在 170MHz 頻率下）

  ○ SFDR： 81dBc （在 170MHz 頻率下）

● 隨采樣速率動態(tài)地進(jìn)行功率調(diào)節(jié)

● 輸出接口：

  ○ 具有可編程擺幅及強(qiáng)度的雙倍數(shù)據(jù)速率 (DDR) LVDS 標(biāo)準(zhǔn)擺幅： 350mV 低擺幅： 200mV 默認(rèn)強(qiáng)度： 100Ω 終端2x 強(qiáng)度： 50Ω 終端

  ○ 也支持 1.8V 并行 CMOS 接口

● 高達(dá) 6dB 的可編程增益用于 SNR / SFDR 折衷

● DC 偏移校正

● 支持低至 200mV_PP 的低輸入時鐘幅度

● 封裝： QFN-48 (7mm x 7mm)