JG-3300 DSP實驗箱

一、系統(tǒng)概述：
  JG-3300 DSP實驗箱可采用德州儀器（TI）的TMS320VC54xx芯片作為主處理器(CPU)，如5402、5409、5410、5416等 芯片；也可采用ALTERA 公司的Cyclone系列FPGA芯片，如EP1C3等。 可用來實現(xiàn)數(shù)字信號處理的各種算法的實現(xiàn)，*教學(xué)實驗要求及二次開發(fā)。該產(chǎn)品主要包括54xx系列芯片全部信號的擴(kuò)展連接口、系統(tǒng)時鐘、定時 器，HPI接口，標(biāo)準(zhǔn)串口、高速AD/DA轉(zhuǎn)換、語音輸入輸出接口電路（AD50）、雙音調(diào)調(diào)變DTMF頻率的數(shù)位波形產(chǎn)生器、交通燈模塊、直流電機(jī)驅(qū)動 模塊（可實現(xiàn)閉環(huán)控制）、步進(jìn)電機(jī)驅(qū)動模塊、鍵盤處理，LCD液晶顯示、I/O輸入輸出模塊、DSP處理器與51系列處理器通訊。該產(chǎn)品比較適合于語音處 理、變頻控制、拖動系統(tǒng)、便攜式檢測設(shè)備等控制場合。
二、主要功能：
主處理器：
1、TMS320VC5402，TMS320VC5409、TMS320VC5410、TMS320VC5416。2、ALTERA FPGA芯片：Cyclone EP1C3
內(nèi)部存儲器：16KX16Bit的內(nèi)部雙口存儲器，4K的片內(nèi)ROM，外部程序/數(shù)據(jù)存儲器擴(kuò)展：零等待周期的64Kx16Bit數(shù)據(jù)存儲器、 64Kx16Bit程序存儲器；32Kx8Bit系統(tǒng)自動裝載的EPROM存儲器；256K x16Bit的FLASH存儲器。語音輸入和功放輸出：帶有同步緩沖口16位的的ADDA（TMS320AD50C），高采樣頻率為22.05K。有 硬件濾波功能，有話筒輸入、揚(yáng)聲器輸出功能。UART串行接口：采用16C550C芯片，符合RS232標(biāo)準(zhǔn)。鍵盤處理：Lattice 1016控制的4X8鍵盤。 LCD液晶顯示：采用128X64圖形LCD。高速AD/DA轉(zhuǎn)換：TLC7528，TLV1571。
HPI接口：提供兩個接口，分別與PC機(jī)或其它主機(jī)連接。直流電機(jī)閉環(huán)實驗。（51CPU用來實現(xiàn)測速及液晶顯示控制，DSP實現(xiàn)速度控制算法）I/O輸入輸出模塊。
電源：提供4路電源：+5V，-5V，+12V，-12V，+3.3V及+1.8V由+5V轉(zhuǎn)換而得。

三、實驗內(nèi)容：
A、DSP實驗：
采用DSP集成調(diào)試開發(fā)環(huán)境Code Composer Studio V2.2。
(一)、硬件實驗：
1、CPU基本指令實驗
2、I/O口實驗。
3、存儲器實驗
4、中斷實驗
5、定時器實驗
6、同步串口實驗
7、UART串口與PC機(jī)通訊實驗
8、I/O模擬串口實驗
9、A/D實驗(TLV1571)
10、D/A實驗(TLC7528)
11、8BitEPROM 自動裝載實驗
12、PC機(jī)HPI口裝載實驗
13、Flash ROM實驗
14、語音錄放實驗
（二）、軟件算法實驗
15、∏R濾波器設(shè)計與實驗
16、自適應(yīng)濾波器的實現(xiàn)
17、Convolve卷積積分實驗
18、FFT快速傅立葉變換
19、采樣定理及實驗
20、Correlation相關(guān)算法實驗
21、DCT離散余弦變換
22、A律壓縮擴(kuò)展實驗
B、FPGA實驗
軟件環(huán)境：ALTERA公司QutartusII 3.0
1、譯碼器設(shè)計
2、分頻器設(shè)計
3、優(yōu)先編碼器的設(shè)計
4、加法器設(shè)計
5、?？勺冇嫈?shù)器
6、密碼鎖設(shè)計
7、交通燈實驗
8、快速乘法器的設(shè)計
9、各種濾波器的設(shè)計與實現(xiàn)