Stratix® V版DSP開發(fā)套件提供了全面的設(shè)計(jì)環(huán)境，包括您立即開始開發(fā)具有大量DSP功能FPGA設(shè)計(jì)所需要的全部硬件和軟件。開發(fā)套件符合RoHS要求。采用這一開發(fā)套件，您能夠：
使用PCIe短卡外形封裝兼容開發(fā)板，開發(fā)并測試PCI Express® (PCIe®)設(shè)計(jì)，其數(shù)據(jù)速率高達(dá)Gen3(1)。
開發(fā)并測試含有DDR3或者QDR II存儲器的存儲器子系統(tǒng)。
使用高速中間鏈接卡(HSMC)連接器來連接Altera合作伙伴(2)提供的35個(gè)不同的HSMC，支持Serial RapidIO®、10-Gbps以太網(wǎng)、SONET、CPRI、OBSAI等其他協(xié)議。

Featured device:

• Stratix V GS FPGA: 5SGSMD5K2F40C2N

Configuration, status, and setup elements

• JTAG
• 板上USB-BlasterTM II電纜
• 通過MAX® V器件和閃存進(jìn)行快速被動(dòng)并行(FPP)配置
• 一個(gè)復(fù)位配置按鍵
• 一個(gè)CPU復(fù)位按鍵
• 兩個(gè)配置按鍵

Clocks

• 50-MHz和125-MHz可編程振蕩器
• SMA輸入(LVPECL)

General user input and output

• 10/100/1000Mbps以太網(wǎng)PHY (SGMII)，提供RJ-45 (銅)連接器。
• 16x2字符LCD
• 一個(gè)8位置雙列直插封裝(DIP)開關(guān)
• 16個(gè)用戶LED
• 三個(gè)用戶按鍵

Memory devices

• DDR3 SDRAM (1,152 MB, x72-bit 位寬)
• QDR II+ SRAM (4.5 MB, 2-Mb x18-bit 位寬)
  • 與QDR II 4-Mb x18位寬引腳布局兼容
• RLDRAM II (72-Mbyte CIO RLDRAM II，具有18位數(shù)據(jù)總線)

Component and interfaces

• PCIe x8邊緣連接器
• 兩個(gè)HSMC連接器
• 串行數(shù)字接口(SDI)輸入和輸出的SMB
• QSFP光封裝
• 10/100/1000Mbps以太網(wǎng)PHY (SGMII)，提供RJ-45 (銅)連接器

Power

• 筆記本計(jì)算機(jī)直流輸入
• PCIe邊緣連接器
• Nios® II處理器網(wǎng)絡(luò)服務(wù)器，支持系統(tǒng)遠(yuǎn)程更新。

Stratix V GX FPGA Development Board Block Diagram